

Dec	Bin	Hex
0	0	0000
1	1	0001
2	2	0010
3	3	0011
4	4	0100
5	5	0101
6	6	0110
7	7	0111
8	8	1000
9	9	1001
10	A	1010
11	B	1011
12	C	1100
13	D	1101
14	E	1110
15	F	1111

Conversão de base β para dec


$$a b c d, e f = a \times \beta^3 + b \times \beta^2 + c \times \beta^1 + d \times \beta^0 + e \times \beta^{-1} + f \times \beta^{-2}$$

TIPOS DE DADOS

- Char - Byte - 1B = 8 bits
- Short - Half Word - 2B = 16 bits
- Int/Long - Word - 4B = 32 bits
- Long Long - Double Word - 8B = 64 bits
 - Quad Word - 16B = 128 bits
- Single Precision Floating Point - 4B = 32 bits
- Double Precision Floating Point - 8B = 64 bits

VIRGULA FLUTUANTE

Norma IEEE-754




$$(-1)^S \times M \times B^E$$

Ex)

$$1427 = 0000\ 0101\ 1001\ 0011_2 = 1,011\ 0010\ 0110 \times 2^{10}$$

IEEE-754:



Sign: 0

$$\text{Exponent: } 127 + 10 = 137 = 10001001$$

S - Sign

E - Exponent (Tem um offset de 127)

F - Fração

M - Mantissa

B - Base

! Exponente

01h...FEh - Caso normal

0sh - Formato não normalizado (o offset é 126)

FFh - Se fração = 0 \rightarrow +/- ∞

Se fração \neq 0 \rightarrow NaN

FUNÇÕES


SP - Stack Pointer

1. Salvaguarda de contexto
 - C) Guarda-se os registros que se vai usar na stack
2. Leitura de operandos da stack
3. Declaração de variáveis
4. Código de função
5. Escrita de resultados na stack
6. Restauração do contexto
7. Retorno da função

Regra geral a SO inicia o SP se não houverem SO tem de ser o user a iniciar

Caller: São salvaguardados pela Mãe
 Callee: São salvaguardados pela Filha

COMPILAÇÃO



INTERRUPÇÃO & EXCEÇÃO

Evento gerado por uma entidade externa

- Mesm no resto

Evento gerado em consequência da execução de uma instrução

- Divisão por 0
- Retorno do SO
- Instrução ilegal

TRATAMENTO DE I/E

- O processador termina a instrução atual
- Chama a subrotina que atende I/E
- Volta ao código inicial

$$\begin{aligned} \text{Acaba a instrução atual} \\ \text{SEPC} &\leftarrow \text{PC} + 4 \\ \text{PC} &\leftarrow \text{STVEC} \end{aligned}$$

- 1 Lê a estrutura do executável
- 2 Carrega as secções de instruções e dados para memória
- 3 Copia os parâmetros de entrada para a stack
- 4 Inicializa alguns registos do processador (ex: SP)
- 5 Salta para início do programa (main)

NOTAS PARA RISC-V

f add. s \rightarrow single (c float)
 f add. d \rightarrow double (c double)

Alinhamento em memória

- Byte: Todos os endereços
- HWord: Endereços que acabam em zero
- Word: Endereços que acabam em 2 zeros
- DWord: Endereços que acabam em 3 zeros

PC: Program counter

Ponteiro para a próxima instrução

• zero N ocupa N bytes a 0

PERIFÉRICOS

Port - Mapped I/O

- > Barramentos independentes de acesso à memória e aos periféricos
- > Precisa de instruções específicas

Memory - Mapped I/O (RISC-V)

- > Barramento único para acesso à memória e aos periféricos
- > Usa instruções normais de acesso à memória

SIE (Permite ativar e desativar os I/E)

SIP (Tem as interrupções que ainda falta ativar)

SEPC (Guarda o return address da rotina de I/E)

STVEC (Tem o endereço da rotina que trata de I/E)

SCAUSE (Tem o origem da I/E)

SSTATUS (Tem vários bits com informação do estado do processador tais como:

- GIE (Ativa/desativa todos os I/E)
- SPIE (Guarda o valor de GIE antes de I/E)

EXTRAS

Mult de A Q2,2 e B Q1,3 é C Q 3,5
 e tem de se prolongar A e B para 8 bits,,

ISA'S

Tipos de máquinas

- Load/store ou Register-Register machine
 - ↳ Acesso à memória é feito por instruções load/store
 - ↳ Todos os operandos são registros ou imediatos
 - ↳ As instruções têm tipicamente 3 operandos

Register-Memory machine

- ↳ Múltiplos modos de endereçamento:
 - Imediatos - Registos
 - Directo - Indexado
- ↳ As instruções têm normalmente 2 operandos

RISC: Reduced Instruction Set Computer

- Máquina store-load
- Palavra de instrução com tamanho fixo
- Instruções mais simples
- Suporta menos instruções
- Requer mais registros
- Gera programas maiores
- Maior número de instruções por ciclo

CISC: Complex Instruction Set Computer

- Máquina registro-memória
- Palavras de instrução podem ter tamanho variável
- Suporta mais instruções
- Requer menos registros
- Gera programas menores
- Menor número de instruções por ciclo
- A stack tende a ser mais usada

PROCESSADOR

Instruction Fetch (IF) - PC e memória de instruções

Instruction Decode (ID) - Tem o decodificador de instruções

Operand Fetch (OF) - Tem os bancos de registros

Execute (Ex) - Tem as ALU's

Memory Access (MEM) - Tem a memória

Write Back (WB) - Mux's para salvar o resultado

ALU's

- ↳ Ripple-Carry Adder
- ↳ Barrel Shifter

Data-Level Parallelism (DLP)

- SIMD: Single Instruction Multiple Data

- ↳ Registos de dimensão fixa que funcionam como vetores
- ↳ Os membros de um vetor são usados em simultâneo para operações

- SMT: Single Instruction Multiple Thread

- ↳ Usada em GPU

2º Teste

16 Hz \Rightarrow 1ms

PROCESSADOR

Instruction Fetch (IF) - PC e memória de instruções

Instruction Decode (ID) - Tem o decodador de instruções

Operand Fetch (OF) - Tem os bancos de registros

Execute (Ex) - Tem as ALU's

Memory Access (MEM) - Tem a memória e branch control

Write Back (WB) - Mux'os para cada estágio

ALU's $\left\{ \begin{array}{l} \text{Ripple-Carry Adder} \\ \text{Barrel Shifter} \end{array} \right.$

Conflicts:

Estruturais \rightarrow falta de hardware para realizar uma instrução

Dados \rightarrow Os operandos não estão prontos

Control \rightarrow Origina dos (ou) qualquer instrução de controle de fluxo (jumps e control)

Resolução \rightarrow Por software \rightarrow Injeção de NOP's e forçamento de instruções após um branch
 \rightarrow Alterar a ordem de instruções

\rightarrow Por hardware \rightarrow Podes antecipar a estrutura de salto colocas no Ex ou até no ID

\rightarrow Forwarding / Bypassing: (Não dá para resolver dependências de dados)

MEM \rightarrow EX
 WB \rightarrow EX
 Registos transparentes (WB \rightarrow ID) \rightarrow Regra geral aumenta o caminho crítico

\rightarrow Execução especulativa: (Invalida permite fazer previsões erradas)

- Static Branch Prediction: Predict Not Taken (sempre sempre pronto)

Excessões podem ser $\left\{ \begin{array}{l} \rightarrow$ Recompensadas (overflow)
 \rightarrow Não recompensadas (illegal inst)
 \rightarrow anulam tudo o que está na pipeline

PIPELINING

Ada Única

- Juntar ID e OF

Desempenho

$$\text{Million Instruction Per Second (MIPS)} = \frac{\# \text{Inst.}}{t \cdot 10^6}$$

$$\text{Floating Point Operations Per Second (FLOPS)} = \frac{\# \text{FP Ops}}{t}$$

Pipeline

- Coloca registos entre os estágios do processador

- No IF; onde se aumenta o PC, regista um salto se quando a instrução chega ao MEM

- Em cada ciclo ha uma instrução diferente em cada estágio.

(s = 5 estágios)

Pipeline vs Single Cycle

#Ciclos para executar

$N + (s - 1)$

N

N instruções

Limitada pelo

Limitada pelo

maior caminho crítico

maior caminho crítico


de um estágio

$N \gg s$

$$T = N \times \hat{T}_{clk}$$

$$T = N \times T_{clk}$$

$$\text{Speed up} = \frac{\text{Tempo do original}}{\text{Tempo do melhorado}} = \frac{T}{\hat{T}} = \frac{T_{clk}}{\hat{T}_{clk}}$$



CACHES:

Localidade temporal:

- Se acessarmos a um endereço A, é provável que num futuro próximo necessitemos de voltar a dados

Localidade espacial:

- Se acessarmos a um endereço A, é provável que num futuro próximo necessitemos de dados a endereços adjacentes

Regra 90/10: Um programa passa 90% do tempo a executar 10% das instruções

- Mapeamento direto \rightarrow 1 via

- Cache associativa \rightarrow N vias

Cache completamente associativa \rightarrow N vias com 1 linha cache

bloco = N° de bits da linha

$$\text{offset} = \log_2(\text{bloco})$$

$$\text{index} = \log_2\left(\frac{\text{Dim da cache}}{\text{bloco} \times N^\circ \text{ vias}}\right) = \log_2(N^\circ \text{ linhas})$$

$$\text{Tag} = \text{Address size} - \text{offset} - \text{index}$$

$$\text{Hit Rate} = \frac{\# \text{HITS}}{\# \text{Acessos}} \quad \text{Miss Rate} = \frac{\# \text{MISS}}{\# \text{Acessos}} \quad \text{MR} = 1 - \text{HR}$$

$$T_{\text{ACESSO}} = T_{L1} + \text{MR}_{L1} \times T_{\text{RAM}} = T_{L1} + \text{MR}_{L1} \times (T_{L2} + \text{MR}_{L2} \times T_{\text{RAM}})$$

$$T_x = \text{Tempo de acesso a } x \quad \text{MR}_x = \text{Miss Rate de } x$$

Políticas de substituição

FIFO

- substitui o bloco que está na cache há mais tempo

- substitui o bloco que está na cache há mais tempo sem ser acessado

- substitui de acesso

- Não substitui o bloco que foi acessado mais recentemente

Escrita de dados

Memória Virtual

Endereço virtual é composto por:

virtual page n° e offset dentro da página

$$\text{offset} = \log_2(\text{Tamanho Página}) \quad N^\circ \text{ de bit da PV} = \text{EV} - \text{offset}$$


$$N^\circ \text{ vias} = \frac{N^\circ \text{ de bit da PV}}{N^\circ \text{ PTE}}$$

$$\frac{\text{Tamanho (página)}}{\text{Tamanho PTE}} = N^\circ \text{ PTE}$$

Page Table Root: Requisito S ATP \rightarrow Supervisor Address Translation and Protection

Cada processador tem um SATP

Page fault: a página não está em RAM



Uma entrada de uma página (PTE) é composta por:

- P (Present): indica se a página existe
- A (Accessed): indica se a página foi usada recentemente
- D (Dirty): indica se a página foi escrita
- R/W (Read/Write): indica as permissões de escrita na memória
- Ex (execute): indica as permissões de execução
 - se Ex=1 a página tem instruções
 - se Ex=0 a página tem dados
- U/S (User/Supervisor priviledges): indica as permissões de acesso
- Physical address

TLB (Translation Lookaside Buffer)

\rightarrow Uma cache para PTE bastante associativa

e com bitto para o PID (para poder identificar o processo)

Se houver um Miss a page table walker vai traduzir e colocar na TLB